



Universidad San Carlos de Guatemala
Facultad de Ingeniería
Ingeniería en Ciencias y Sistemas
Laboratorio de Organización Computacional
Práctica No. 1 – Segundo Semestre 2026

VISUALIZADOR DE 7 SEGMENTOS

Grupo no. 5

Nombre	Carné	Rol
Carmen Pamela Marroquín Salgado	202308291	Redacción de documento técnico y compra de materiales
Randall Steven Quinteros García	202202123	Diseño de circuito y compra de materiales
Carlos Javier Guerra Peralta	201703689	Placa perforada y compra de materiales
Silvia María Mejía Fernández	202100169	Redacción de documento técnico y compra de materiales

Sección C

Tutor Académico: Eduardo Antonio Reyes Pineda

14 de agosto de 2026

ÍNDICE

1. INTRODUCCIÓN	3
2. OBJETIVOS.....	4
3. FUNCIONES BOOLEANAS	5
4. K-MAPS.....	8
5. DIAGRAMAS	10
6. MATERIALES	13
7. PRESUPUESTO.....	14
8. CONCLUSIONES	15

1. INTRODUCCIÓN

En la presente práctica se define un sistema de visualización utilizando displays de 7 segmentos, que permite representar la palabra “logica24” para ello se hace el uso de la lógica combinacional, a la cual es posible lograr la visualización de cada uno de los caracteres que componen la palabra.

Para realizar el sistema se utilizan tres entradas binarias que permiten seleccionar cada uno de los 8 caracteres que forman la palabra. Estas entradas nos permiten determinar qué segmentos del display deben encenderse para representar la respectiva letra o número.

La práctica se tiene dos tipos de visualización, una frontal utilizando un display de cátodo común y otra en forma de espejo utilizando un display de ánodo común. Para obtener las funciones de cada segmento se realizan tablas de verdad y mapas de karnaugh, que permiten simplificar las expresiones booleanas antes de implementarlas físicamente.

Las funciones obtenidas se implementan mediante una combinación de compuertas realizadas con transistores y compuertas TTL, verificando previamente su funcionamiento mediante Proteus. Esto coincide con el propósito de la práctica, que requiere combinar mapas de karnaugh, lógica booleana, compuertas transistorizadas y TTL.

2. OBJETIVOS

2.1 Objetivo General

Diseñar e implementar un sistema físico funcional capaz de representar la palabra que se asignó como grupo mediante un visualizador de 7 segmentos, aplicando conceptos de lógica combinacional y diseño de circuitos, utilizando una combinación de compuertas transistorizadas y compuertas TTL, montadas en protoboards y en placas de circuito impresos PCB.

2.2 Objetivos Específicos

1. Diseñar y construir un display frontal de cátodo común, implementando lógica combinacional por medio de minterminos.
2. Elaborar la tabla de verdad correspondiente a los ocho caracteres de la palabra.
3. Determinar las funciones booleanas necesarias para controlar cada segmento del display.
4. Simplificar funciones booleanas utilizando mapas de karnaugh.
5. Diseñar y construir un display trasero o espejo de ánodo común, implementando lógica combinacional por medio de maxtérminos.

3. FUNCIONES BOOLEANAS

3.1 Asignación de entradas

A	B	C	Caracter
0	0	0	L
0	0	1	O
0	1	0	G
0	1	1	I
1	0	0	C
1	0	1	A
1	1	0	2
1	1	1	4

3.2 Tabla de verdad – display frontal (cátodo común)

A	B	C	Letra	a	b	c	d	e	f	g	pt
0	0	0	L	0	0	0	1	1	1	0	0
0	0	1	O	0	0	1	1	1	0	1	0
0	1	0	G	1	0	1	1	1	1	0	0
0	1	1	I	0	0	0	0	1	1	0	0
1	0	0	C	1	0	0	1	1	1	0	0
1	0	1	A	1	1	1	0	1	1	1	0
1	1	0	2	1	1	0	1	1	0	1	1
1	1	1	4	0	1	1	0	0	1	1	1

1 = segmento encendido, 0 = segmento apagado

El punto decimal se activa para los caracteres numéricos 2 y 4.

3.3 Ecuaciones del display frontal – cátodo común (términos mínimos)

- Segmento a: $a = AB' + BC'$
- Segmento b: $b = AB + AC = A(B + C)$
- Segmento c: $c = AC + B'C + A'BC'$
- Segmento d: $d = C' + A'B'$
- Segmento e: $e = A' + B' + C'$
- Segmento f: $f = BC + AB' + A'C'$
- Segmento g: $g = AB + B'C$
- Segmento pt: $pt = AB$

3.4 Ecuaciones del display espejo – ánodo común (términos máximos)

Estas ecuaciones incorporan el reflejo horizontal del carácter y la lógica activa en bajo del display de ánodo común.

Segmento	Ecuación corregida – espejo	Implementación
A	$aE = (A' + B)(B' + C)$	Transistorizado
B	$bE = (A + C)(A' + B)(B' + C')$	TTL
C	$cE = ABC$	Transistorizado
D	$dE = C(A + B)$	Transistorizado
E	$eE = (B + C')(A' + C')(A + B' + C)$	TTL
F	$fE = (A' + B')(A' + C')$	Transistorizado
G	$gE = (B + C')(A' + B')$	Transistorizado
PT	$ptE = A' + B'$	TTL

3.5 Tabla de verificación del display espejo

ABC	Caracter	aE	bE	cE	dE	eE	fE	gE	ptE
000	L	1	0	0	0	1	1	1	1
001	O	1	1	0	0	0	1	0	1
010	G	0	0	0	0	0	1	1	1
011	I	1	0	0	1	1	1	1	1
100	C	0	0	0	0	1	1	1	1
101	A	0	0	0	1	0	0	0	1
110	2	0	1	0	0	1	0	0	0
111	4	1	0	1	1	0	0	0	0

En esta tabla: 0 = salida activa / segmento encendido en el ánodo común; 1 = segmento apagado.

3.5 Resumen de implementación

Tipo	Segmentos	Implementación
Transistorizados	A, b, c, d, f, g	Compuertas construidas con 2N2222A, resistencias de base de 10K Ω y pull-up de 4.7K Ω
TTL	B, e, pt	74LS32 (OR), 74LS08 (AND) y 74LS04 (NOT)
Displays	Frontal/Espejo	Catodo comun para frontal; ando común para espejo
Resistencias LED	Todos los segmentos	330 Ω en serie con cada segmento

4. K-MAPS

4.1 Segmento A

A / BC	00	01	11	10
0	0	0	0	1
1	1	1	0	1

Cátodo común – mínimos: $a = AB' + BC'$ (Sum $m(2, 4, 5, 6)$)

Ánodo común – máximos: $a = (A + B)(B' + C')$ (Prod $M(0, 1, 3, 7)$)

4.2 Segmento B

A / BC	00	01	11	10
0	0	0	0	0
1	0	1	1	1

Cátodo común – mínimos: $b = AB + AC = A(B + C)$ (Sum $m(5, 6, 7)$)

Ánodo común – máximos: $b = A(B + C)$ (Prod $M(0, 1, 2, 3, 4)$)

4.3 Segmento C

A / BC	00	01	11	10
0	0	1	0	1
1	0	1	1	0

Cátodo común – mínimos: $c = AC + B'C + A'BC'$ (Sum $m(1, 2, 5, 7)$)

Ánodo común – máximos: c

$= (B + C)(A' + C)(A + B' + C')$ (Prod $M(0, 3, 4, 6)$)

4.4 Segmento D

A / BC	00	01	11	10
0	1	1	0	1
1	1	0	0	1

Cátodo común – mínimos: $d = C' + A'B'$ (Sum $m(0, 1, 2, 4, 6)$)

Ánodo común – máximos: $d = (A' + C')(B' + C')$ (Prod $M(3, 5, 7)$)

4.5 Segmento E

A / BC	00	01	11	10
0	1	1	1	1
1	1	1	0	1

Cátodo común – mínimos: $e = A' + B' + C'$ (Sum $m(0, 1, 2, 3, 4, 5, 6)$)

Ánodo común – máximos: $e = A' + B' + C'$ (Prod $M(7)$)

4.6 Segmento F

A / BC	00	01	11	10
0	1	0	1	1
1	1	1	1	0

Cátodo

común – mínimos: $f = BC + AB' + A'C'$ (Sum $m(0, 2, 3, 4, 5, 7)$)

Ánodo común – máximos: $f = (A + B + C')(A' + B' + C)$ (Prod $M(1, 6)$)

4.7 Segmento G

A / BC	00	01	11	10
0	0	1	0	0
1	0	1	1	1

Cátodo común – mínimos: $g = AB + B'C$ (Sum $m(1, 5, 6, 7)$)

Ánodo común – máximos: $g = (B + C)(A + B')$ (Prod $M(0, 2, 3, 4)$)

4.8 Segmento PT


A / BC	00	01	11	10
0	0	0	0	0
1	0	0	1	1

Cátodo común – mínimos: $pt = AB$ (Sum $m(6, 7)$)


Ánodo común – máximos: $pt = AB$ (Prod $M(0, 1, 2, 3, 4, 5)$)

5. DIAGRAMAS

5.1 Conexión de los displays de siete segmentos y resistencias limitadoras de corriente




5.2 Implementación mediante minterms de las funciones lógicas




$$\text{Segmento e} = A' + B' + C'$$



$$\text{Segmento f} = BC + AB' + A'C'$$



$$\text{Segmento g} = AB + B'C$$




$$\text{Segmento pt} = AB$$




5.3 Implementación mediante maxterms de las funciones lógicas

Max Terminos


$$\text{Segmento aa} = (A' + B)(B' + C)$$




$$\text{Segmento ba} = (A + C)(A' + B)(B' + C')$$




$$\text{Segmento ca} = ABC$$




$$\text{Segmento da} = C(A + B)$$




$$\text{Segmento ea} = A' + B' + C'$$



$$\text{Segmento f} = (A' + B')(A' + C')$$



$$\text{Segmento ga} = (B+C')(A'+B')$$




$$\text{Segmento pta} = A'+B'$$



5.4 Circuito de negación de las variables de entrada A, B y C

Negacion de A B y C



6. MATERIALES

Para la construcción del visualizador de 7 segmentos se utilizaron diferentes componentes electrónicos, materiales de conexión y elementos necesarios para la fabricación de las placas. Los componentes fueron seleccionados de acuerdo con las funciones booleanas obtenidas mediante los mapas de Karnaugh y con los requerimientos establecidos para la práctica.

Los materiales adquiridos fueron los siguientes:

- 1 display de 7 segmentos de ánodo común.
- 1 display de 7 segmentos de cátodo común.
- 2 DIP Switch de 4 posiciones.
- 2 circuitos integrados 7408.
- 2 circuitos integrados 7432.
- 2 circuitos integrados 7404.
- 1 circuito integrado 7486.
- 1 circuito integrado 7447.
- 20 resistencias de $220\ \Omega$, 1/4 W.
- 20 transistores 2N2222.
- 15 resistencias de $10\ k\Omega$, 1/4 W.
- 15 resistencias de $4.7\ k\Omega$, 1/4 W.
- 2 placas perforadas con cobre de $9 \times 15\text{ cm}$.
- 2 placas perforadas con cobre de 2.50×3.2 .
- 1 fuente de poder para protoboard PB101.

Estos componentes permiten realizar el montaje de las funciones booleanas, las conexiones de las entradas binarias y la alimentación de los displays utilizados en el sistema.

7. PRESUPUESTO

CANTIDAD	COMPONENTE	PRECIO UNITARIO	PRECIO TOTAL
1	Display 1.0" 7 segmentos A/C	Q 5.00	Q 5.00
1	Display 1.0" 7 segmentos C/C	Q 5.00	Q 5.00
2	Switch DIP de 4 posiciones	Q 6.00	Q 12.00
2	Circuito integrado 7408	Q 7.00	Q 14.00
2	Circuito integrado 7432	Q 7.00	Q 14.00
2	Circuito integrado 7404	Q 8.00	Q 16.00
1	Circuito integrado 7448	Q 10.00	Q 10.00
1	Circuito integrado 7447	Q 12.00	Q 12.00
20	Resistencias 220 Ω 1/4 W	Q 1.00	Q 20.00
20	Transistores 2N2222	Q 1.00	Q 20.00
15	Resistencias 10 kΩ 1/4 W	Q 1.00	Q 15.00
15	Resistencias 4.7 kΩ 1/4 W	Q 1.00	Q 15.00
2	Placa perforada con cobre 9 x 15 cm	Q 25.00	Q 50.00
2	Placa perforada con cobre	Q 17.00	Q 34.00
1	Cables, resistencias y transistores	Q 68.00	Q 68.00
1	Protoboard nuevo	Q 70.00	Q 70.00
1	Protoboard	Q 45.00	Q 45.00
1	Resistencias	Q 20.00	Q 20.00
1	Fuente de poder para protoboard PB101	Q 26.00	Q 26.00
		Q	471.00

8. CONCLUSIONES

1. La práctica permitió la aplicación física de los conceptos de lógica combinacional que se habían analizado en el curso, a través de funciones booleanas simplificadas por mapas de Karnaugh.
2. El uso de circuitos integrados de la familia 74xx y transistores 2N2222 para implementar compuertas lógicas permitió distinguir entre una implementación transistorizada y otra que se lleva a cabo mediante lógica TTL.
3. Se pudo verificar el funcionamiento de las funciones hechas con términos mínimos y máximos para representar los caracteres correspondientes a la palabra asignada mediante el empleo de displays de ánodo y cátodo comunes.
4. Las pruebas físicas y la simulación previa fueron de gran relevancia para identificar eventuales fallas de conexión antes de implementar el circuito en su totalidad.